24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
技術(shù)專題
韜放開發(fā)中的PCB設(shè)計(jì)規(guī)則驗(yàn)證
韜放開發(fā)中的PCB設(shè)計(jì)規(guī)則驗(yàn)證
我曾經(jīng)認(rèn)為韜放開發(fā)只是一種具有特定規(guī)則和流程的軟件開發(fā)方法。從表面上看，韜放硬件設(shè)計(jì)過程似乎是僵化的，但任何韜放設(shè)計(jì)過程都旨在讓團(tuán)隊(duì)能夠在整個(gè)產(chǎn)品開發(fā)周期中適應(yīng)變化。實(shí)際上，韜放開發(fā)的核心思想可以應(yīng)用于任何面臨變更風(fēng)險(xiǎn)的業(yè)務(wù)流程，包括硬件設(shè)計(jì)。
如果實(shí)施得當(dāng)，韜放開發(fā)工作流可以幫助防止不必要的重新設(shè)計(jì)，并確保產(chǎn)品的功能與客戶的需求緊密結(jié)合。在電子和硬件設(shè)計(jì)中，韜放方法的思想依賴于整個(gè)產(chǎn)品開發(fā)過程中的 PCB 設(shè)計(jì)規(guī)則驗(yàn)證。這有助于設(shè)計(jì)團(tuán)隊(duì)在每個(gè)沖刺期間快速驗(yàn)證設(shè)計(jì)要求并提出設(shè)計(jì)更改。
規(guī)則驅(qū)動(dòng)的韜放工作流
韜放工作流旨在具有適應(yīng)性并適應(yīng)整個(gè)設(shè)計(jì)過程中的變化。任何韜放開發(fā)方法開始時(shí)的文檔階段都為設(shè)計(jì)人員提供了在設(shè)計(jì)開始之前定義重要設(shè)計(jì)規(guī)則和約束的機(jī)會(huì)。您可以在設(shè)計(jì)階段開始時(shí)將這些規(guī)則編碼到您的設(shè)計(jì)軟件中。這些設(shè)計(jì)規(guī)則可以遵循特定應(yīng)用的行業(yè)標(biāo)準(zhǔn)，也可以超越標(biāo)準(zhǔn)規(guī)則，以提高產(chǎn)品的性能和可靠性。
設(shè)計(jì)工具中的規(guī)則和約束有助于確保您的原理圖設(shè)計(jì)和 PCB 布局在您構(gòu)建電路板時(shí)滿足您的要求。一些設(shè)計(jì)軟件包只允許您根據(jù)規(guī)則和約束批量檢查設(shè)計(jì)，因此大多數(shù)設(shè)計(jì)過程需要在設(shè)計(jì)過程中的特定點(diǎn)進(jìn)行設(shè)計(jì)規(guī)則檢查。作為韜放工作流程的一部分，最好在每個(gè)設(shè)計(jì)沖刺期間在朝著設(shè)計(jì)里程碑努力時(shí)根據(jù)規(guī)則和約束檢查您的設(shè)計(jì)。
最好的設(shè)計(jì)工具將根據(jù)設(shè)計(jì)規(guī)則實(shí)時(shí)檢查您的布局，讓您在布局電路板時(shí)識別錯(cuò)誤。統(tǒng)一的交互式和自動(dòng)交互式布線工具在這方面是完美的，因?yàn)樗鼈兏鶕?jù)您的設(shè)計(jì)規(guī)則實(shí)時(shí)檢查您的布線選擇。您可以立即識別間隙違規(guī)、長度不匹配違規(guī)，并確保您的走線在整個(gè)互連中保持一致的幾何形狀。
想象一下，根據(jù)您的設(shè)計(jì)規(guī)則手動(dòng)檢查這些跡線中的每一條……
這些相同的想法適用于嵌入式系統(tǒng)；在編譯代碼并將其部署到原型中之前，使用正確的嵌入式軟件工具可以幫助您通過將代碼與重要的編碼標(biāo)準(zhǔn)（例如，TASKING 中的MISRA 和 CERT C ）進(jìn)行比較來快速識別代碼中的錯(cuò)誤或問題。
通過仿真克服 PCB 設(shè)計(jì)規(guī)則驗(yàn)證的限制
盡管設(shè)計(jì)規(guī)則對于確保您的設(shè)計(jì)可制造并滿足重要的設(shè)計(jì)標(biāo)準(zhǔn)很重要，但設(shè)計(jì)規(guī)則并不能保證您系統(tǒng)的電氣性能。僅僅因?yàn)槟脑O(shè)計(jì)符合基本的行業(yè)標(biāo)準(zhǔn)和制造指南，并不意味著它會(huì)提供您需要的電氣性能。在這里，在設(shè)計(jì)期間的各個(gè)點(diǎn)執(zhí)行仿真可以幫助您識別布局或組件更改，從而提高設(shè)計(jì)中的信號完整性。
在開始新設(shè)計(jì)之前，重要電路的仿真通常在 SPICE 或其他電路仿真器中運(yùn)行。這有助于在開始原理圖設(shè)計(jì)和布局之前驗(yàn)證設(shè)計(jì)要求并提出更改建議。驗(yàn)證后，線性設(shè)計(jì)過程通常要求在特定點(diǎn)執(zhí)行模擬（通常在設(shè)計(jì)完成后）。這部分是由于許多模擬器存在于設(shè)計(jì)軟件本身的外部，并且在設(shè)計(jì)階段調(diào)用多個(gè)模擬只會(huì)花費(fèi)太多時(shí)間。
借助集成設(shè)計(jì)軟件，您可以立即運(yùn)行原理圖和 PCB 布局的仿真，而無需將設(shè)計(jì)導(dǎo)出到外部程序。這使得集成軟件成為韜放設(shè)計(jì)的理想選擇，因?yàn)槟鸁o需等到布局結(jié)束才能運(yùn)行模擬。當(dāng)您的仿真工具集成到您的設(shè)計(jì)軟件中時(shí)，您可以在連續(xù)的設(shè)計(jì)沖刺期間快速診斷信號完整性問題，作為韜放工作流程的一部分。
您可以在韜放設(shè)計(jì)過程中執(zhí)行的眾多電氣仿真之一
適應(yīng) PCB 設(shè)計(jì)的變化
仿真結(jié)果告知設(shè)計(jì)修改的兩個(gè)方面：交換組件和更改布局。在原理圖和組件級別對您的設(shè)備進(jìn)行仿真可幫助您確定您選擇的組件是否能夠提供設(shè)計(jì)要求中指定的電氣性能。然后您可以根據(jù)需要快速更換組件，或者您可以修改您的電子原理圖以解決任何信號完整性問題。
即使根據(jù)仿真結(jié)果修正了原理圖，如果沒有對布局進(jìn)行 PCB 設(shè)計(jì)規(guī)則驗(yàn)證，您仍然無法保證性能。布局的仿真也很重要，因?yàn)樗鼈兛梢詭椭_定導(dǎo)致串?dāng)_、EMI 敏感性和其他信號完整性問題的布局選擇。作為韜放工作流程的一部分，這使您可以確定布局中所需的特定更改，從而使您能夠在每個(gè)設(shè)計(jì)沖刺期間快速解決這些更改。這比等待設(shè)計(jì)完全完成要好，這通常在線性設(shè)計(jì)過程中完成。在這種情況下，任何布局更改都可能是大量且耗時(shí)的，應(yīng)盡可能避免這種情況。