24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
技術(shù)專題
導(dǎo)致PCB中信號(hào)完整性問題的9個(gè)因素
導(dǎo)致PCB中信號(hào)完整性問題的9個(gè)因素
對(duì)于設(shè)計(jì)人員來說，避免PCB中信號(hào)完整性問題是一項(xiàng)極其復(fù)雜的任務(wù)。它需要對(duì)信號(hào)完整性設(shè)計(jì)規(guī)則和技術(shù)有深入的了解。隨著更快的邏輯系列的推出，設(shè)計(jì)人員已經(jīng)意識(shí)到簡(jiǎn)單的PCB布局無法滿足信號(hào)完整性要求。
高速設(shè)計(jì)帶有特殊的信號(hào)完整性問題，如果處理不當(dāng)，可能會(huì)令您頭疼。始終建議工程師考慮某些最佳的PCB設(shè)計(jì)服務(wù)，以最大程度地減少早期設(shè)計(jì)周期中的信號(hào)完整性問題，從而避免昂貴的設(shè)計(jì)迭代。
在進(jìn)行過程中，我們將提供有關(guān)以下主題的更多見解：
PCB中的信號(hào)完整性是什么？
PCB中信號(hào)完整性的需求
導(dǎo)致PCB中信號(hào)完整性問題的9個(gè)因素
PCB中的信號(hào)完整性是什么？
信號(hào)完整性（SI）表示信號(hào)無失真?zhèn)鞑サ哪芰ΑＰ盘?hào)完整性不過是通過傳輸線的信號(hào)質(zhì)量。當(dāng)信號(hào)從驅(qū)動(dòng)器傳播到接收器時(shí)，它可以測(cè)量信號(hào)衰減量。在較低的頻率下，該問題不是主要問題，而是在PCB以較高的速度和較高的頻率（> 50MHz）運(yùn)行時(shí)要考慮的重要因素。在高頻狀態(tài)下，需要同時(shí)注意信號(hào)的數(shù)字和模擬方面。
傳輸介質(zhì)對(duì)信號(hào)完整性的影響。
當(dāng)信號(hào)從驅(qū)動(dòng)器傳播到接收器時(shí)，它不會(huì)保持不變，原始發(fā)送的任何信號(hào)都會(huì)以不同程度的失真接收。該信號(hào)失真是由于阻抗失配，反射，振鈴，串?dāng)_，抖動(dòng)和接地反彈等因素而發(fā)生的。設(shè)計(jì)人員的主要目標(biāo)應(yīng)該是使這些因素最小化，以使原始信號(hào)可以以最小的失真到達(dá)目的地。還需要特別注意以保持信號(hào)質(zhì)量并控制其在電子電路中的不良影響。
PCB中信號(hào)完整性的需求
當(dāng)我們?cè)?span>PCB中遇到信號(hào)完整性問題時(shí)，它可能無法按預(yù)期工作。它可能以不可靠的方式工作-有時(shí)有時(shí)不起作用。它可能在原型階段就可以工作，但是在批量生產(chǎn)中常常會(huì)失敗。它可能在實(shí)驗(yàn)室工作，但在現(xiàn)場(chǎng)無法可靠運(yùn)行；它在較舊的生產(chǎn)批次中有效，但在新的生產(chǎn)批次中無效，等等。
它會(huì)變形，即其形狀從所需的形狀變化
有害的電子噪聲會(huì)疊加在信號(hào)上，從而降低其信噪比（S / N）
它會(huì)為板上的其他信號(hào)和電路產(chǎn)生有害的噪聲
在以下情況下，PCB被認(rèn)為具有必要的信號(hào)完整性：
其中的所有信號(hào)傳播都不會(huì)失真
其設(shè)備和互連不易受到其周圍其他電氣產(chǎn)品的外部電氣噪聲和電磁干擾（EMI）的影響，其性能達(dá)到或優(yōu)于法規(guī)標(biāo)準(zhǔn)
根據(jù)或優(yōu)于法規(guī)標(biāo)準(zhǔn)，它不會(huì)在與其連接的或其附近的其他電路/電纜/產(chǎn)品中產(chǎn)生，引入或輻射EMI。
導(dǎo)致PCB中信號(hào)完整性問題的9個(gè)因素
PCB中信號(hào)完整性問題的最重要原因可能是更快的信號(hào)上升時(shí)間。當(dāng)電路和設(shè)備以中等的上升和下降時(shí)間在中低頻率下工作時(shí)，由于PCB設(shè)計(jì)而引起的信號(hào)完整性問題就很少出現(xiàn)了。但是，當(dāng)我們?cè)谳^高（RF和更高）頻率下工作時(shí)，信號(hào)上升時(shí)間要短得多，因此，由于PCB設(shè)計(jì)而引起的信號(hào)完整性成為一個(gè)非常大的問題。
上升時(shí)間的減少對(duì)于信號(hào)完整性至關(guān)重要。
導(dǎo)致PCB中信號(hào)完整性下降的因素：
一般而言，快速的信號(hào)上升時(shí)間和高信號(hào)頻率會(huì)增加信號(hào)完整性問題。為了進(jìn)行分析，我們可以將各種信號(hào)完整性問題分為以下幾類：
1.由于線路阻抗不受控制而導(dǎo)致的信號(hào)衰減
網(wǎng)絡(luò)上的信號(hào)質(zhì)量取決于信號(hào)跡線及其返回路徑的特性。在線路上運(yùn)行期間，如果信號(hào)遇到線路阻抗的變化或不均勻，則會(huì)遭受反射而引起振鈴和信號(hào)失真。
而且，信號(hào)上升時(shí)間越快，由不受控制的線阻抗的變化引起的信號(hào)失真就越大。我們可以通過以下方法減少或消除線路阻抗變化，從而將反射引起的信號(hào)失真降至最低：
確保信號(hào)線及其返回路徑充當(dāng)具有統(tǒng)一受控阻抗的統(tǒng)一傳輸線。
將信號(hào)返回路徑作為均勻平面放置在靠近信號(hào)層的位置。
確保受控阻抗信號(hào)線看到匹配的源阻抗和接收器阻抗–與信號(hào)線的特征阻抗相同。這可能需要在源端和接收器端增加適當(dāng)?shù)慕K端電阻。
2.由于其他阻抗不連續(xù)性造成的信號(hào)衰減
阻抗不連續(xù)會(huì)導(dǎo)致振鈴和信號(hào)失真。
如前所述，如果信號(hào)在傳播過程中遇到阻抗不連續(xù)性，則會(huì)遭受反射而引起振鈴和信號(hào)失真。在遇到以下情況之一時(shí)，將發(fā)生線路阻抗的不連續(xù)性：
當(dāng)信號(hào)在其路徑中遇到過孔時(shí)。
當(dāng)信號(hào)分支成兩行或更多行時(shí)。
當(dāng)信號(hào)返回路徑平面遇到不連續(xù)性時(shí)，如將線根連接到信號(hào)線時(shí)平面中的裂口。
當(dāng)線根連接到信號(hào)線時(shí)。
當(dāng)信號(hào)線在源端開始時(shí)。
信號(hào)線在接收器端終止時(shí)。
當(dāng)信號(hào)和返回路徑連接到連接器引腳時(shí)。
并且，信號(hào)上升時(shí)間越快，由阻抗不連續(xù)引起的信號(hào)失真就越大。我們可以通過以下方法將由于線路阻抗不連續(xù)而導(dǎo)致的信號(hào)失真降至最低：
通過使用較小的微通孔和HDI PCB技術(shù)，可將通孔和通孔短線造成的不連續(xù)影響最小化。
減少跟蹤存根的長(zhǎng)度。
當(dāng)在多個(gè)位置使用信號(hào)時(shí)，以菊花鏈方式而不是多分支分支方式路由走線。
源端和接收端的終端電阻正確。
使用差分信號(hào)和緊密耦合的差分對(duì)，它們本質(zhì)上更不受信號(hào)返回路徑平面中的不連續(xù)性影響。
確保在發(fā)生不連續(xù)的連接器處，信號(hào)線應(yīng)盡可能短，信號(hào)返回路徑應(yīng)盡可能寬。
3.由于傳播延遲而導(dǎo)致的信號(hào)衰減
信號(hào)在PCB上從源到接收器傳播時(shí)需要花費(fèi)有限的時(shí)間。信號(hào)延遲與信號(hào)線長(zhǎng)度成正比，與特定PCB層上的信號(hào)速度成反比。如果數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)與整體延遲不匹配，它們將在不同的時(shí)間到達(dá)接收器進(jìn)行檢測(cè)，這將導(dǎo)致信號(hào)偏斜；過度的偏斜會(huì)導(dǎo)致信號(hào)采樣錯(cuò)誤。隨著信號(hào)速度變得越來越高，采樣率也越來越高，可允許的偏斜變得更小，從而更容易產(chǎn)生由于偏斜引起的誤差。
提示：信號(hào)延遲匹配（主要是走線長(zhǎng)度匹配）可以最大程度地減少一組信號(hào)線中的偏斜。
4.由于信號(hào)衰減導(dǎo)致的信號(hào)衰減
由于傳導(dǎo)走線電阻（由于趨膚效應(yīng)而在較高頻率下增加）和介電材料耗散因數(shù)Df引起的損耗，信號(hào)在PCB線路上傳播時(shí)會(huì)受到衰減的影響。這兩個(gè)損耗都隨頻率的增加而增加，因此，信號(hào)的較高頻率分量將比較低頻率分量遭受更大的衰減；這會(huì)導(dǎo)致信號(hào)帶寬的減少，然后由于信號(hào)上升時(shí)間的增加而導(dǎo)致信號(hào)失真；信號(hào)上升時(shí)間過長(zhǎng)會(huì)導(dǎo)致數(shù)據(jù)檢測(cè)錯(cuò)誤。
提示：當(dāng)信號(hào)衰減是一個(gè)重要的考慮因素時(shí)，必須選擇正確類型的低損耗高速材料并適當(dāng)控制走線幾何形狀，以最大程度地減小信號(hào)損耗。
5.由于串?dāng)_噪聲導(dǎo)致的信號(hào)衰減
相鄰PCB信號(hào)線上的串?dāng)_。
信號(hào)線或返回路徑平面上的快速電壓或電流轉(zhuǎn)換可能會(huì)耦合到相鄰的信號(hào)線上，從而在串?dāng)_附近產(chǎn)生有害信號(hào)，并在相鄰信號(hào)線上產(chǎn)生開關(guān)噪聲。由于走線之間的互電容和互感而發(fā)生耦合。可以通過增加走線之間的空間來減少這種互電容和電感耦合。根據(jù)經(jīng)驗(yàn)，空間應(yīng)為走線寬度（3W）的三倍。與往常一樣，更快的上升時(shí)間信號(hào)會(huì)產(chǎn)生更多的串?dāng)_和開關(guān)噪聲。
串?dāng)_和開關(guān)噪聲可通過以下方法降低：
增加相鄰信號(hào)走線之間的間隔。
使信號(hào)返回路徑盡可能寬，并且像均勻平面一樣均勻，并避免分離的返回路徑。
使用較低介電常數(shù)的PCB材料。
使用差分信號(hào)和緊密耦合的差分對(duì)，它們本質(zhì)上更不受串?dāng)_影響。
6.由于電源和地面配電網(wǎng)而引起的信號(hào)衰減
電源和接地導(dǎo)軌或路徑或平面的阻抗非常低，但阻抗非零。當(dāng)輸出信號(hào)和內(nèi)部門切換狀態(tài)時(shí)，通過電源和接地導(dǎo)軌/路徑/平面的電流會(huì)發(fā)生變化，從而導(dǎo)致電源和接地路徑中的電壓下降。這將降低設(shè)備電源和接地引腳之間的電壓。這種情況的頻率越高，信號(hào)轉(zhuǎn)換時(shí)間越快，同時(shí)線路切換狀態(tài)的數(shù)量越多，電源和地線兩端的電壓下降幅度就越大。這將減少信號(hào)的噪聲容限，如果過大，則會(huì)導(dǎo)致設(shè)備發(fā)生故障。
為了減少這些影響，配電網(wǎng)絡(luò)的設(shè)計(jì)必須使電源系統(tǒng)的阻抗最小：
電源平面和接地平面應(yīng)盡可能靠近在一起，并盡可能靠近PCB表面。這將減少通孔電感。
應(yīng)在電源和接地軌之間使用多個(gè)低電感去耦電容器，并且應(yīng)將它們放置在盡可能靠近器件電源和接地引腳的位置。
使用短引線的設(shè)備包裝。
將薄的高電容芯線用于電源和地線會(huì)大大增加電容，并降低電源線和地線之間的阻抗。閱讀我們?nèi)绾螠p少PCB布局中的寄生電容。
7.由于EMI / EMC而導(dǎo)致的信號(hào)衰減
EMI / EMC隨著頻率和信號(hào)上升時(shí)間的增加而增加。對(duì)于單端信號(hào)電流，輻射遠(yuǎn)場(chǎng)強(qiáng)度隨頻率線性增加，而對(duì)于差分信號(hào)電流則隨頻率線性增加
8.由于via stub和trace stub引起的信號(hào)完整性問題
過孔存根是不用于信號(hào)傳輸?shù)倪^孔的一部分。過孔短截線充當(dāng)具有特定諧振頻率的諧振電路，在該特定諧振頻率下，它會(huì)在其中存儲(chǔ)最大能量。如果信號(hào)在該頻率或附近具有重要分量，則該信號(hào)的分量將由于通孔短截線在其諧振頻率上的能量需求而被嚴(yán)重衰減。在下面描述的示例中，過孔的A部分用于從外層導(dǎo)體C1到內(nèi)層導(dǎo)體Cn的信號(hào)傳播。但是過孔的B部分是多余的–因此，過孔存根。在此處了解有關(guān)通孔樁及其對(duì)信號(hào)衰減和數(shù)據(jù)傳輸速率的影響的更多信息。
Via stub會(huì)導(dǎo)致PCB中的信號(hào)嚴(yán)重衰減。
較長(zhǎng)的短線可能會(huì)充當(dāng)天線，因此會(huì)增加問題，從而無法符合EMC標(biāo)準(zhǔn)。存根跟蹤也會(huì)產(chǎn)生對(duì)信號(hào)完整性產(chǎn)生負(fù)面影響的反射。高速信號(hào)上的上拉或下拉電阻是短截線的常見來源。如果需要這樣的電阻器，則將信號(hào)作為菊花鏈進(jìn)行路由。
通過實(shí)現(xiàn)菊花鏈路由來避免存根跟蹤。
9.由于地面彈跳而引起的信號(hào)完整性問題
由于汲取的電流過大，電路的接地參考電平從原來的偏移。這是由于接地電阻和互連電阻（例如鍵合線和走線）引起的。因此，接地中不同點(diǎn)的接地電壓電平會(huì)有所不同。這被稱為接地反彈，因?yàn)榻拥仉妷簳?huì)隨電流而變化。
減少地面反彈的技術(shù)：
實(shí)施去耦電容至本地接地。
包含串聯(lián)的限流電阻。
將去耦電容器靠近引腳放置。
運(yùn)行適當(dāng)?shù)牡孛妗?span>
信號(hào)的上升時(shí)間是SI問題中的關(guān)鍵參數(shù)。為了達(dá)到理想的信號(hào)完整性水平，我們應(yīng)該專注于阻抗控制，衰減，接地反彈，傳播延遲和EMI / EMC。在PCB的設(shè)計(jì)階段應(yīng)采用信號(hào)完整性措施，因?yàn)槲覀儾荒軙r(shí)常提出新的設(shè)計(jì)。最好事先進(jìn)行處理，而不是讓它實(shí)時(shí)破壞設(shè)備的性能。查看有關(guān)如何實(shí)現(xiàn)魯棒的PCB設(shè)計(jì)工作流程以實(shí)現(xiàn)信號(hào)完整性的文章？收集有關(guān)PCB設(shè)計(jì)以提高信號(hào)完整性的更多信息。