24小時聯系電話:18217114652、13661815404
中文
技術專題
降低 EMI 的最佳 PCB設計指南
降低 EMI 的最佳 PCB設計指南
電磁干擾的成分
我們從物理學中知道，自然界有四種基本力。它們是強核力（結合中子和質子）、弱核力（允許放射性衰變）、重力（賦予物體重量或拉向更大的吸引物體）和電磁力（這是磁引力）帶電粒子之間）。在許多情況下，這種具有電和磁特性的吸引力是有利的。例如，磁性元件用于促進電機中轉子周圍的定子運動。然而，在其他情況下，這種自然產生的力可能會對所需的電路操作造成嚴重問題。
所有電子電路板都旨在允許甚至加強電子流以實現某些性能目標。這個動作——電流通過閉合路徑——產生一個向外投射并垂直于電流流動的磁場。當該場內有附近的電子元件或信號路徑時，就會發生電磁干擾(EMI)。對于許多 PCBA設計，尤其是高速電路板，控制 EMI 量是必須充分管理的首要考慮因素。對于帶有散熱器分類組件的電路板，常見的方法是實施EMI 濾波器設計. 盡管濾波器是有效的，但作為電路板設計師，了解用于降低 EMI 的其他 PCB 設計指南是您可能必須經常使用的工具。
EMC 和 EMI：有什么區別？
大多數 PCBA 并不是產品中唯一的電子或電氣設備。因此，在我們深入研究單板EMI 問題之前，對EMI 問題有一個宏觀或系統級的了解是有幫助的。正如電磁能從單個組件、導體或跡線發出一樣，它也會從電路板本身輻射到環境中；如果您以前沒有，請將高斯計放在 PCB 附近，您將獲得讀數。當多個板靠近時，實現電磁兼容性或 EMC就變得很重要。
EMC 可以被認為是在電磁元件之間實現可接受的和諧或平衡，以便干擾量最小或至少足夠低，不會顯著妨礙正常操作。不幸的是，消除所有 EMI 尚不可能；但是，獲得 EMC是。EMI 實際上是來自電磁源的任何干擾，通常是指單個 PCBA 上的干擾。這種分類足以調查問題，因為最小化電路板上和來自電路板的 EMI 有助于電路板工作環境的 EMC。
PCB EMI來自哪里？
電磁跨越無限的頻率范圍，幾乎無處不在。而且，如下圖所示，它是由我們日常使用的許多工具、設備和產品產生的。
電磁頻譜
只要有電流，就會存在 EMI 的可能性。對于 PCBA，EMI 的來源可分為以下幾類之一：
成分
電子元件和元件——尤其是處理器、FPGA、放大器、發射器、天線等高功率設備——可能對 EMI 產生重大影響。此外，開關組件會產生具有破壞性的干擾。
信號和軌跡
EMI 也可以沿著走線或在引腳和連接器點產生。例如，不平衡的差分對路由可能會導致信號衰減和沿傳輸路徑的反射，這可能會嚴重影響信號完整性或準確識別信號的能力，從而導致錯誤的電路行為。此外，由于雜散電容，可能會在信號路徑和接地層之間形成不需要的耦合。
外部來源
如果電路板太靠近輻射源（可能是另一個電路板或元件），EMI 可能會引入到您的 PCBA 上。其他設備或設備在電路板環境中的振動或移動也可能產生諧波。
顯然，消除所有潛在的 EMI 來源是一項艱巨的任務。幸運的是，可以制定降低 EMI 的 PCB設計指南，以幫助最大限度地降低噪聲和實現 EMC。
降低 EMI 的最佳 PCB設計指南
了解可能影響您的電路板的 EMI 來源對于制定策略以減輕這種對 PCBA 性能始終存在的威脅至關重要。此外，從源的角度來看 EMI，其中最小化方法針對特定的源，可以成為設計一套降低 EMI 的 PCB設計指南的良好有利位置。
降低組件的 EMI
如前所述，組件可能是 EM 輻射的主要來源，不僅會影響板載操作，還會破壞外部 PCBA 和電子電路。因此，定義減輕其負面影響的行動（如下所列）對于良好的 EMI 降低指南至關重要。
如何降低組件的 EMI
盡可能選擇低功耗部件
電路板上最大的 EMI 發生器之一是需要大量功率的部件。隨著降低功耗的推動，通常可以找到不會犧牲功能或質量的替代方案。
隔離不同類型的組件
一個好的設計實踐是始終將處理相同類型信號的組件放在一起。例如，數字組件應該靠近其他數字部件并與模擬設備隔離。
利用 PCB圍欄
另一種減輕 EMI 的工具是將元件或子電路封閉在圍欄內；如PCB保護環和法拉第籠。這些也可以有效減少輻射到電路板周圍的環境中。
采用散熱技術
對于電子元件，能量會產生熱量。因此，高效的散熱器和通孔可以極大地幫助降低 EMI。
除了減輕組件的 EMI 之外，走線的運行方式也會極大地影響電路板的 EMI。
用于最小化 EMI 的 PCB布局設計
布置電路板時最重要的考慮因素之一是間距。這包括確保導電元件之間的間隙和爬電距離足夠。
保持足夠的間隙對于最大限度地減少 EMI 至關重要
對于多層板，導電層和接地層之間的順序和距離也很重要，如下表所示。
|
如何減少來自信號和平面的 EMI 在信號走線之間留出足夠的間隙 降低走線之間 EMI 的最重要因素是間距或間隙。遵循您的 CM 的建議，這些建議應該基于 IPC 標準。 確保去耦和旁路電容接地 雜散電容難以避免；然而，它的影響可以通過將電容器盡可能靠近引腳接地來減輕。 使用良好的 EMI 過濾 大多數設計，尤其是在使用數字信號的地方，都包含會產生信號失真的開關設備。在這些情況下，提高信號保真度的最佳方法是濾波。 最小化返回路徑的長度 接地回路應盡可能短。 確保差分走線相同 對于差分信號路徑，走線對必須相互鏡像。這包括走線長度、銅重量和恒定間隔。如有必要，應使用曲折來保持長度和間隔。 避免銳角 布線時，請使用圓角邊緣而不是尖角，這可能會由于特性阻抗修改而導致反射。 不要將導電層彼此相鄰放置 您永遠不應該在 PCB疊層中將兩個導電層并排放置。最好通過地平面將它們分開。 小心分離地平面 最好為不同的信號類型使用單獨的接地。但是，如果您確實使用分割地平面，請確保使用單個點來組合地面。 |
您的 PCB布局（包括其疊層）對于促進良好的信號完整性和降低 EMI非常重要。然而，如果不解決外部 EMI，任何一套降低 EMI 的 PCB設計指南都是不完整的。
避免外部 EMI
最大限度地減少外部 EMI 對電路板上的信號完整性和電路操作以及 PCBA 安裝環境的 EMC 非常重要。可以采取的行動包括以下內容。
|
如何減少來自外部來源的 EMI 使用屏蔽 通常，屏蔽應用于特定組件或子電路。它們與圍欄的不同之處在于它們通常由絕緣材料制成，并放置在零件的頂部或完全包圍它們。 使用外殼 外殼通常被視為安全裝置。然而，外殼也可以有效地保護電路板免受來自外部來源的碎片和 EMI 的影響。 |
上面針對組件、布局和外部源討論的所有 PCB設計指南都可以有效地將電路板上的 EMI 降至最低，并有助于電路板操作環境的 EMC。但是，這些是否必要取決于您的設計、其功能和性能目標。因此，您應該努力優化您的設計以減少 EMI，最好使用分析工具（例如 Cadence 的 PSpice）來完成。